(19)国家知识产权局 (12)发明 专利申请 (10)申请公布号 (43)申请公布日 (21)申请 号 202210657325.1 (22)申请日 2022.06.10 (71)申请人 阿里巴巴 （中国） 有限公司 地址 310023 浙江省杭州市余杭区五常街 道文一西路969号3幢5层5 54室 (72)发明人 蒋小安　 (74)专利代理 机构 北京太合九思知识产权代理 有限公司 1 1610 专利代理师 张爱 (51)Int.Cl. G06F 9/4401(2018.01) G06F 9/50(2006.01) G06F 8/71(2018.01) (54)发明名称 BIOS加载方法、 桥接芯片、 BMC、 设备及其主 板 (57)摘要 本申请实施例提供一种BIOS加载方法、 桥接 芯片、 BMC、 设备及其主板。 在本申请实施例中， 提 供一种新型的设备主板， 在该设备主板上同时包 括CPU和BMC， 且BMC与存储BIOS固件程序的BIOS 存储器互联， 能够从BI OS存储器中读取BI OS固件 程序并写入其共享内存中； 另外， CP U通过桥接芯 片分别与BIOS和BMC互联， 且 桥接芯片与BMC互联 的总线接口的传输速率高于桥接芯片与BIOS存 储器互联的总线接口的传输速率， 因此， 在开机 过程中， 通过将BIOS固件程序的读取接口从与 BIOS存储器互联的总线接口重定向到与BMC互联 的总线接口， 使得能够借助于传输速率更高的总 线接口从BMC的共享内存中读取BI OS固件程序给 CPU执行， 可以减少加载BIOS的时间开销， 有利于 提高开机 速度。 权利要求书4页 说明书15页 附图5页 CN 115016851 A 2022.09.06 CN 115016851 A 1.一种设备主板， 其特 征在于， 包括： 处理器CPU； 桥接芯片， 通过第一总线接口与CPU互联； BIOS存储器， 通过第二总线接口与所述 桥接芯片互联， 用于存 储BIOS固件程序； 基板管理控制器BMC， 通过第二总线接口与所述BIOS存储器互联， 并通过第三总线接口 与所述桥接芯片互联， 用于从所述BIOS存 储器中读取BIOS固件程序并写入其共享内存中； 所述桥接芯片， 用于在开机过程中， 将所述BIOS固件程序的读取接口从所述第二总线 接口重定 向到所述第三总线接口； 在将所述读取接口重定 向到所述第三总线接口之后， 通 过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件程序中的代码指令， 并经 所述第一总线接口提供给CPU 执行； 其中， 所述第三总线接口的传输速率高于所述第二总线 接口的传输速率。 2.根据权利要求1所述的设备主板， 其特 征在于， 所述 桥接芯片具体用于： 在所述第 三总线接口的地址空间被初始化为指向所述BMC的共享内存中的存储空间的 情况下， 将CPU提供的所述BIOS固件程序中下一条代码指令的地址信息映射到所述第三总 线接口的地址空间中， 以将所述BIOS固件程序的读取接口从所述第二总线接口重定向到所 述第三总线接口。 3.根据权利要求2所述的设备主板， 其特 征在于， 所述 桥接芯片还用于： 在将所述读取接口重定向到所述第三总线接口之前， 根据CPU提供的所述BIOS固件程 序中下一条代码指 令的地址信息， 通过所述第二总线接口从所述BIOS存储器中读取负责芯 片初始化的代码指令， 并经所述第一总线接口提供给CPU执行， 以使所述CPU初始化所述第 三总线接口 的地址空间， 使之指向所述BM C的共享内存中的存 储空间。 4.根据权利要求3所述的设备主板， 其特 征在于， 所述 桥接芯片还用于： 接收CPU在开机上电后提供的所述BIOS程序代码的第一入 口地址， 所述第一入口地址 默认指向所述第二总线接口的地址空间， 所述第二总线接口的地址空间默认指向所述BIOS 存储器中的存 储空间； 根据所述入口地址， 通过所述第二总线接口从所述BIOS存储器中读取所述BIOS固件程 序中的首条代码指令， 并经所述第一总线接口提供给CPU执行， 以使所述CPU进入所述BIOS 固件程序的执 行逻辑。 5.根据权利要求1 ‑4任一项所述的设备主板， 其特征在于， 所述第一总线接口为DMI接 口， 所述第二总线接口为S PI接口， 所述第三总线接口为PCIE 接口。 6.一种BIOS加载方法， 其特征在于， 适用于桥接芯片， 所述桥接芯片通过第一总线接 口、 第三总线接口和第二总线接口分别与处理器CPU、 基板管理控制器BMC以及存储BIOS固 件程序的BIOS存 储器互联， 所述方法包括： 在开机过程中， 将BIOS固件程序的读取接口从所述第二总线接口重定向到所述第三总 线接口； 在将所述读取接口重定向到所述第三总线接口之后， 通过所述第三总线接口从所述 BMC的共享内存中读取所述BIOS固件程序中的代码指令； 所述BMC预先从所述BIOS存储器中 读取BIOS固件程序并写入其共享内存中； 经所述第一总线接口将从所述共享内存中读取的代码指令提供给CPU执行； 其中， 所述权　利　要　求　书 1/4 页 2 CN 115016851 A 2第三总线接口 的传输速率高于所述第二总线接口 的传输速率。 7.根据权利要求6所述的方法， 其特征在于， 在开机过程中， 将BIOS固件程序的读取接 口从所述第二总线接口重 定向到所述第三总线接口， 包括： 在开机过程中， 在所述第三总线接口的地址空间被初始化为指向所述BMC的共享内存 中的存储空间的情况下， 将CPU提供的所述BIOS固件程序中下一条代码指令的地址信息映 射到所述第三总线接口的地址空间中， 以将所述BIOS固件程序的读取接口从所述第二总线 接口重定向到所述第三总线接口。 8.根据权利要求6所述的方法， 其特征在于， 在将所述读取接口重定向到所述第 三总线 接口之前， 还 包括： 根据CPU提供的所述BIOS固件程序中下一条代码指令的地址信息， 通过所述第二总线 接口从所述BIOS存 储器中读取负责 芯片初始化的代码指令； 经所述第一总线接口将所述负责芯片初始化的代码指令提供给CPU执行， 以使所述CPU 初始化所述第三总线接口 的地址空间， 使之指向所述BM C的共享内存中的存 储空间。 9.根据权利要求8所述的方法， 其特 征在于， 还 包括： 接收CPU在开机上电后提供的所述BIOS程序代码的第一入 口地址， 所述第一入口地址 默认指向所述第二总线接口的地址空间， 所述第二总线接口的地址空间默认指向所述BIOS 存储器中的存 储空间； 根据所述入口地址， 通过所述第二总线接口从所述BIOS存储器中读取所述BIOS固件程 序中的首条代码指 令， 并经所述第一总线接口将所述首条代码指 令提供给CPU 执行， 以使 所 述CPU进入所述BIOS固件程序的执 行逻辑。 10.根据权利要求6 ‑9任一项所述的方法， 其特征在于， 在将所述读取接口重定向到所 述第三总线接口之后， 通过所述第三总线接口从所述BMC的共享内存中读取所述BIOS固件 程序中的代码指令， 包括： 在将所述读取接口重定向到所述第三总线接口之后， 接收CPU在运行当前代码指令过 程中提供的所述BIOS固件程序中下一条代码指令的地址信息； 根据所述下一条代码指令的地址信息向所述BMC发送读请求， 以使所述BMC从其共享内 存中读取 所述下一条代码指令； 接收所述BMC返回的所述下一条代码指令， 并经所述第一总线接口将从所述共享内存 中读取的所述下一条代码指令提供 给CPU执行。 11.一种BIOS加载方法， 其特征在于， 适用于基板管理控制器BMC， 所述BMC通过第三总 线接口和第二总线接口分别与桥接芯片以及 存储BIOS固件程序的BIOS存储器互联， 所述方 法包括： 通过所述第二总线接口从所述BIOS存储器中读取BIOS固件程序， 并写入共享内存中； 以及 根据所述桥接芯片的读请求， 从所述共享内存中读取所述BIOS固件程序中的代码指 令， 并通过所述第三总线接口提供给所述桥接芯片， 以使所述桥接芯片提供给与其互联 的 CPU执行； 其中， 所述第三总线接口 的传输速率高于所述第二总线接口 的传输速率。 12.一种桥接芯片， 其特征在于， 通过第一总线接口、 第三总线接口和第二总线接口分 别与处理器CPU、 基板管理控制器BMC以及存储BIOS固件程序的BIOS存储器互联； 所述桥接权　利　要　求　书 2/4 页 3 CN 115016851 A 3